• A
  • A
  • A
  • АБB
  • АБB
  • АБB
  • А
  • А
  • А
  • А
  • А
Обычная версия сайта
Бакалавриат 2018/2019

Разработка вычислительных систем

Направление: 09.03.01. Информатика и вычислительная техника
Когда читается: 3-й курс, 3, 4 модуль
Формат изучения: Full time
Язык: русский
Кредиты: 5

Программа дисциплины

Аннотация

Данная дисциплина нацелена на освоение: 1)теоретических и практических знаний по разработке вычислительных систем, 2)технологии проектной работы по разработке вычислительных систем. В результате изучения дисциплины студенты поймут основные концепции и принципы разработки вычислительных систем и получат знания и навыки разработчиков.
Цель освоения дисциплины

Цель освоения дисциплины

  • На основании обзора и анализа в области разработки вычислительных систем разработать физическую реализацию любого блока цифровой вычислительной системы (от инвертора до процессора и блока памяти).
Результаты освоения дисциплины

Результаты освоения дисциплины

  • смогут оценивать и критиковать существующие вычислительные системы, а также свои собственные разработки;
  • определять выбор методов разработки вычислительных систем различного типа;
  • смогут применять технические материалы лекций в разработке новых структур вычислительных систем;
  • распознавания и описания: как общих шаблонов проектирования вычислительной системы, так и общих и модульных структур новых вычислительных систем.
Содержание учебной дисциплины

Содержание учебной дисциплины

  • Введение
    Обзор и анализ современных вычислительных систем. Типы вычислительных систем. Конструктивные особенности вычислительных систем. Особенности кремниевой системной платформы. Гибкая архитектура для аппаратного и программного обеспечения. Специальные (программируемые) компоненты. Сетевая архитектура. Программные модули. Правила и руководства по проектированию. Доминирование групповой разработки. Платформенный дизайн. Платформа является ограничением пространства возможных вариантов реализации, обеспечивая четко определенную реализацию базовой технологии для разработчика системы. Новые платформы определяются на границе архитектура-нано-архитектура
  • Современная CMOS платформа разработки
    Современная CMOS платформа разработки. Некоторые серьезные проблемы в будущем, вызванные переходом в нано-диапазон. Супер ГГц дизайн. Проблемы потребляемой мощности. Новые схемотехнические решения определят платформы разработки
  • Технолоия. Современный CMOS-процесс
    Технолоия. Современный CMOS-процесс. Схема в разработке. Его вид на разных технологических этапах. Производственный процесс. Фотолитографический процесс. Изолирующие пожложки SiO2. Краткий обзор процесса CMOS. Правила разработки схем. 3D перспектива. Правила разработки 3D схем. Интерфейс между дизайнером и инженером-технологом. Руководство по построению технологических масок. Размер блока: минимальная ширина линии. Масштабируемые правила проектирования. Абсолютные размеры (размерные правила).
  • Правила внутрислойного проектирования. Методы проектирования чипов и плат
    Правила внутрислойного проектирования. Схема транзистора. Контакты. CMOS инвертор. Макет топологии. Проверка результатов разработки в среде разработки Synopsys. Методы проектирования чипов. Методы разработки плат. Межплатное соединение между платами. Типы пакетов. Параметры пакета. Мультичиповые модули
  • Этапы разработки элементной базы вычислительных систем
    Введение в основные уравнения логического устройства. Внедрение моделей для ручного анализа. Внедрение моделей для симуляции на компьютере. Анализ вторичных и глубоких субмикронных эффектов. Будущие тенденции разработки вычислительных систем.
  • Компоненты вычислительных систем
    Диод или p-n переход. Диодный ток. Пороговое напряжение. Моделирование в Synopsys. Что такое транзистор? Биполярный транзистор - концепция реализации логики. МОП-транзистор. Пороговое напряжение: концепция реализации логики. Глубокая субмикронная эра. MOS платформа против биполярной. Перспективы появления новых возможностей. Транзистор NMOS и PMOS. Транзистор как переключатель – основной компонент двоичной логики. Будущие перспективы компонентов
  • Влияние компонентов на общую разработку вычислительных систем
    Транзисторы. Варианты. Принципы снижения мощности. Влияние технологии масштабирования. Цель технологии масштабирования - сделать компьютер дешевле. Размер матрицы увеличивался на 14% за поколение. Технология поколения охватывает 2-3 года. Эволюция технологий
  • Физическая реализация логических функций
    Комбинационная и последовательная логика. Статическая схема NOT CMOS. Транзисторы PMOS и NMOS - последовательно/параллельно. Пример ячейки: NAND. Пример ячейки: NOR. Построение сложных схем. Сотовый дизайн. Стандартные ячейки. Логика общего назначения. Может быть синтезирована любая логическая функция. Технологическая платформа для регулярных, структурированных проектов (арифметика). Две версии C • (A +B). Пример: x = ab + cd. Многоконтактные транзисторы. Альтернативные логические структуры. Уменьшение порогового напряжения. Линейное уменьшение задержки. Пример - 8-входное И
  • Конструкторско-технологическая платформа для регулярных, структурированных логических проектов
    Разработка логических схем. NMOS-схемотехника. Примеры. СMOS-схемотехника. Примеры. Пример. Разработка мультиплексора. Задержка в сетях передачи. Оптимизация задержки. Пример. Разработка сумматора. Динамическая логика. Динамическая CMOS реализация. Динамические схемы основаны на временном хранении значений сигналов на емкостях высокоимпедансных узлов.
  • Конструкторско-технологическая платформа для памяти ВС
    Последовательностные схемы. Регистр. Задержка. Время установки. Ячейка для регистра NAND с перекрестными связями. Методы разработки.
  • Проектная проблема производительности вычислительной системы
    Система на чипе: пример: простой процессор. Влияние выбора реализации на разработку. Методология проектирования. Варианты реализации. Индивидуальный подход. Переход к автоматизации и регулярным структурам. Дизайн на основе ячеек (или стандартные ячейки). Стандартная ячейка – пример. Стандартная ячейка - новое поколение. Автоматическая генерация структур ячеек. Двухзначная логика.
  • ПЛИСы -использование регулярности
    Принципы разработки простой ПЛИС. Каскад нескольких ПЛИС. Техника программирования ПЛИС. ПЛИС на основе плавких перемычек. Более сложные ПЛИС. 2-х входовой мультиплексор - как программируемый логический блок. Логическая ячейка на основе плавких перемычек. Логическая схема ПЛИС на основе таблицы логики. Полевые программируемые массивы затворов. Реализация ОЗУ. Низкоэнергетическая ПЛИС. Система на чипе. Решение проблемы сложности проектирования - повторное использование архитектуры.
  • Межсоединения различных уровней в вычислительных системах. Учет влияния
    Межсоединения. Емкостный Крест. Использование экранирующих межсоединений. Использование экранирующих слоев. Влияние на задержку. Управление большой емкостью. Использование каскадных буферов. Дизайн выходного драйвера. Компромисс производительности и потребляемой мощности. Площадь чипа и мощность. Подключение чипа к плате, проблемы. Модели топологии чипов. Учет влияния сопротивлений. Сопротивление и проблема распределения мощности. Низкоуровневое распределение мощности. Принципы подачи питания. Электромиграция. Удельное сопротивление и производительность. Глобальная проблема с проводами.
  • Различные дизайнерские решения при проектировании межсоединений
    Дизайнерские решения. Использование широких межсоединений. Как бороться с задержкой? Количество слоев межсоединений. Уменьшение RC-задержки. Отдельные контакты питания для плат ввода-вывода и чип-ядра. Несколько контактов питания и заземления. Тщательный выбор положений силовых и заземляющих штырьков на упаковке. Использование передовые технологии упаковки. Добавление разделительных емкостей на плате. Добавление разделительные емкостей на чипе. Особенности разработки линии электропередачи в вычислительной системе. Линия передачи без потерь. Параллельное завершение вычислительных процессов. Транзисторы как резисторы. Выходной драйвер с различными терминациями. «Сеть на чипе»
  • Разработка универсального цифрового процессора
    Универсальный цифровой процессор. Микропроцессор Intel. Битовый дизайн. Отрезанный по битам канал данных. Сумматоры. Полный сумматор. Двоичный сумматор.
  • Взгляд в будущее: виды процессоров
    Пульсирующий сумматор. Свойство Инверсии. Лучшая структура: зеркальный сумматор. Цепочки NMOS и PMOS. Задержки сумматора – Сравнение. Взгляд в будущее: топология. Древовидные сумматоры. Мультипликаторы. Двоичное умножение. Умножение массивов. План этажей мультипликатора. Бинарный сдвиг. Логарифмический сдвиг. 0-7 бит логарифмический сдвиг: схема, топология
  • Разработка памяти вычислительных систем
    Классификация полупроводниковой памяти. Архитектура памяти: декодеры. Архитектура структурированной памяти. Иерархическая архитектура памяти. Блок-схема SRAM 4 Мбит. Ячейки памяти для матриц памяти. MOS NOR ROM. Макет MOS NOR ROM. MOS NAND ROM. Макет MOS NAND ROM. Эквивалентная переходная модель для MOS NOR ROM. Емкость провода и емкость затвора. Сопротивление провода (поликремния). Эквивалентная переходная модель для MOS NAND ROM. Способы уменьшения задержки
  • Различные виды памяти вычислительных систем. SRAM
    Энергонезависимые - транзисторы с плавающим затвором (FAMOS). Структуры транзисторов с плавающим затвором. Программирование транзисторов с плавающим затвором. Основные операции во флэш-памяти NOR―? Стереть. Основные операции во флэш-памяти NOR―? Написать. Основные операции во флэш-памяти NOR―? Читать. NAND флэш-память. Чтение-запись (RAM). 6-транзисторная CMOS SRAM ячейка. CMOS SRAM Анализ (Чтение). CMOS SRAM Анализ (Запись). 6T-SRAM – макет. Резистивнонагрузочная ячейка SRAM. SRAM характеристики.
  • DRAM и специальные схемы
    3-транзисторная ячейка DRAM. 3T-DRAM – макет. 1- транзисторная ячейка DRAM. 1-T DRAM ячейка. Усовершенствованные ячейки 1T DRAM. Статическая ячейка памяти CAM. CAM в кэш-памяти. Иерархические декодеры. Динамические декодеры. Декодер столбцов на основе 4-входного транзистора. Древовидный декодер столбцов 4-в-1. Декодер для кругового сдвигового регистра. Дифференциальный усилитель. Дифференциальное зондирование – SRAM. Усилитель чувствительности на основе защелки (DRAM). Усилитель перераспределения заряда. Усилитель перераспределения заряда. Одно-дифференциальное преобразование. Открытая битовая архитектура с пустыми ячейками. Процесс чтения DRAM с помощью фиктивной ячейки. Регулятор напряжения. Зарядный насос. DRAM временные параметры.
  • Разработка RDRAM, DRAM и SRAM
    Архитектура RDRAM. Обнаружение перехода адреса. Надежность. Параметры считывания в DRAM. Источники шума Dram. Открытая битовая архитектура - перекрестная связь. Сложенная битовая архитектура. Транспонированная битовая архитектура. Альфа-частицы (или нейтроны) Хранение данных в SRAM. Подавление утечки в SRAM. Хранение данных в DRAM. Программируемый логический массив SRAM.
  • Разработка флэш-памяти
    Флэш-память. PLA против ROM. Программируемый логический массив. Динамический PLA. 4 Мбит SRAM - иерархическая словесная архитектура. Битовая схема. Усилитель смысла (и формы волны). Флэш-память 1 Гбит. Запись флэш-памяти. Флэшпамять NAND. Тенденции полупроводниковой памяти Тенденции в области ячейки памяти
  • Перспективы развития вычислительных систем
    Новые физические основы, схемотехники и архитектуры вычислительных систем и их возможные следствия.
Элементы контроля

Элементы контроля

  • неблокирующий Created with Sketch. Лабораторные работы
  • блокирует часть оценки/расчета Created with Sketch. Экзамен
Промежуточная аттестация

Промежуточная аттестация

  • Промежуточная аттестация (4 модуль)
    0.5 * Лабораторные работы + 0.5 * Экзамен
Список литературы

Список литературы

Рекомендуемая основная литература

  • - Кияев В.И., Граничин О.Н. — Безопасность информационных систем - Национальный Открытый Университет "ИНТУИТ" - 2016 - ISBN: - Текст электронный // ЭБС Лань - URL: https://e.lanbook.com/book/100580

Рекомендуемая дополнительная литература

  • Вычислительные системы, сети и телекоммуникации : учебное пособие / Пятибратов А.П. под ред., Гудыно Л.П., Кириченко А.А. — Москва : КноРус, 2017. — 372 с. — (для бакалавров). — ISBN 978-5-406-05577-9. — URL: https://book.ru/book/920409 (дата обращения: 10.10.2019). — Текст : электронный.