Проектирование Dataflow-процессора для обработки сигналов на уровне RTL

ФИО студента: Старостенко Владимир Игоревич

Руководитель: Салибекян Сергей Михайлович

Кампус/факультет: Московский институт электроники и математики им. А.Н. Тихонова

Программа: Компьютерные системы и сети (Магистратура)

Год защиты: 2021

В данной работе рассмотрена парадигма data-flow и ее применимость в цифровой обработке сигналов. Проанализированы алгоритмы ЦОС и средства, необходимые для их реализации на процессоре data-flow. Разработана архитектура data-flow процессора, ориентированного на обработку сигналов. Проведено моделирование работы процессора в Simulink, изучено влияние параллельных вычислений на алгоритмы обработки сигналов.

Выпускные квалификационные работы (ВКР) в НИУ ВШЭ выполняют все студенты в соответствии с университетским Положением и Правилами, определенными каждой образовательной программой.

Аннотации всех ВКР в обязательном порядке публикуются в свободном доступе на корпоративном портале НИУ ВШЭ.

Полный текст ВКР размещается в свободном доступе на портале НИУ ВШЭ только при наличии согласия студента – автора (правообладателя) работы либо, в случае выполнения работы коллективом студентов, при наличии согласия всех соавторов (правообладателей) работы. ВКР после размещения на портале НИУ ВШЭ приобретает статус электронной публикации.

ВКР являются объектами авторских прав, на их использование распространяются ограничения, предусмотренные законодательством Российской Федерации об интеллектуальной собственности.

В случае использования ВКР, в том числе путем цитирования, указание имени автора и источника заимствования обязательно.

Реестр дипломов НИУ ВШЭ